Ch3. 반도체설계기사 준비 — 디지털 논리회로

디지털 회로는 논리와 시간의 결합이다

디지털 논리회로는 0과 1의 조합만 다루는 것처럼 보이지만, 실제 설계에서는 시간 조건이 함께 중요합니다. 조합논리는 현재 입력만으로 출력이 결정되고, 순차논리는 이전 상태와 클록에 따라 출력이 달라집니다. 반도체 설계 문제는 이 차이를 정확히 구분하는 데서 시작합니다.

기본 분류

구분	예시	확인 포인트
조합논리	게이트, MUX, 디코더, 가산기	진리표와 불 대수
순차논리	래치, 플립플롭, 카운터	클록, 상태, 전이
타이밍	setup, hold, delay	안정 동작 조건

논리식 간소화는 카르노맵이나 불 대수 규칙을 이용합니다. 하지만 간소화만 잘해서는 부족합니다. 회로가 클록에 맞춰 안정적으로 동작하려면 전파 지연, setup time, hold time을 만족해야 합니다. 특히 플립플롭 문제에서는 입력이 언제 안정되어야 하는지, 클록 엣지 이후 출력이 언제 변하는지를 구분해야 합니다.

상태 사고

카운터나 상태기계 문제는 현재 상태, 입력, 다음 상태, 출력의 표로 정리하면 훨씬 쉬워집니다. HDL 설계에서도 이 표가 코드 구조로 바뀌는 경우가 많습니다.

상태표를 그릴 때 도달 불가능 상태와 리셋 후 초기 상태도 함께 표시하세요. 작은 조건 누락이 전체 회로 동작 오류로 이어질 수 있습니다.

핵심 요약

디지털 논리회로는 조합논리, 순차논리, 타이밍 조건을 함께 보는 과목입니다. 진리표와 상태표를 먼저 세우면 HDL 설계로도 자연스럽게 이어집니다. 다음 장에서는 아날로그 회로 기초를 살펴봅니다.